PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-154082

(43)Date of publication of application: 11.06.1996

(51)Int.Cl.

H04J 3/06

H04J 14/08

(21)Application number: 06-294853

(71)Applicant: NEC CORP

(22)Date of filing:

29.11.1994


(72)Inventor: KAKIGI AKIRA

OKAMURA TOSHIYUKI

(54) MULTIPLEXING CIRCUIT

(57) Abstract:

PURPOSE: To embody a phase synchronization by a simple circuit for which a PLL is not used by resetting a high speed clock (CH) that a low speed clock (CL) is multiplied by a specified value by the pulse generated in the CL/CH, successively frequency dividing to the specified value and generating clocks X and Y. CONSTITUTION: The low speed clock (CL) generated in a clock source 32 and the high speed clock (CH) that 4multiplications are performed by a multiplier 4 is inverted by an inverter I11 and a clock (ICH) is outputted. A reset circuit 22 inputs the CL and ICL and outputs a reset pulse R, and counters 20 and 21 perform the reset/frequency division operations by the H/L of the pulse R and output clocks (CX/CY). As for these CL, CX and CY, the phase difference is always constant and becomes a phase synchronizing stage. A multiplexing circuit 11 multiplexes data f11 to f14 by the ICY and CX by an inverter 112. Thus, a PLL circuit for which an expensive VCO is used becomes unnecessary, portions to be adjusted is reduced and cost price can be reduced.



LEGAL STATUS

[Date of request for examination]

29.11.1994

Date of sending the examiner's decision of

22.07.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-154082

(43)公開日 平成8年(1996)6月11日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H04J 3/06 14/08 Z

H04B 9/00

D

請求項の数4 OL (全 9 頁) 審査請求 有

(21)出願番号

特顯平6-294853

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日

平成6年(1994)11月29日

(72)発明者 柿木 彰

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 岡村 敏之

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 多重化回路

(57)【要約】

【目的】光通信における端局多重化装置の主要構成回路 であるN/1多重器のクロックの位相同期をPLLを用 いない簡易な回路で行う。

【構成】低速クロックCLを4 逓倍して高速クロックC Hを発生する逓倍器4と、リセットパルスRによりリセ ットされクロックCHを順次2分周し各々クロックC X. CYを生成する縦続接続されたカウンタ20, 21 と、クロックCLの立上がり以後のクロックCHの立上 がりに同期してリセットパルスRを発生するリセット回 路22とを備える。



【特許請求の範囲】

【請求項1】 予め定めた周期の第1のクロックを発生するクロック源と、前記第1のクロックに同期して2のN乗チャネルの低速データを供給する低速データ変換回路と、前記第1のクロックに同期して各々の前記低速データをラッチする2のN乗個のデータラッチ手段と、前記第1のクロックと同一周波数の第2のクロックおよび前記第1のクロックの2の1乗~2のN乗倍の各々の周波数のクロック信号から成るN-1個の第3のクロックを用いて2のN乗個の前記データラッチ手段の各々の出力データを並直列変換し2のN乗:1の多重化を行なう2のN乗:1多重化手段とを備え、並列に供給される前記2のN乗チャネルの低速データを1チャネルの直列の高速データに並直列変換して2のN乗:1の多重化を行なう多重化回路において、

前記第1のクロックを2のN乗逓倍して第4のクロック を発生する逓倍手段を備え、

前記2のN乗:1多重化手段がリセットバルスによりリセットされ前記第4のクロックを順次2分周し各々前記第3のクロックの各々および前記第2のクロックを生成 20 する縦続接続されたN段の2分周回路と、前記第1のクロックの立上がり以後の前記第4のクロックの立上がりに同期して予め定めたバルス幅の前記リセットバルスを発生するリセット手段とを備えることを特徴とする多重化回路。

【請求項2】 前記Nが2であり、前記第1のクロック に同期して各々の前記低速データをラッチする4個のデータラッチ手段と、前記第1のクロックと同一周波数の 第2のクロックおよび前記第1のクロックの2倍および 4倍の周波数の各々のクロック信号から成る第3のクロ 30 ックを用いて各々予め定めた4個の前記データラッチ手段の出力データを並直列変換し4:1の多重化を行なう 4:1多重化手段とを備える多重化回路において、

前記第1のクロックを4逓倍して第4のクロックを発生 する逓倍手段を備え、

前記4:1多重化手段が、リセットバルスによりリセットされ前記第4のクロックを順次2分周し各々前記第3のクロックの各々および前記第2のクロックを生成する 縦続接続された2段の分周回路を備えることを特徴とする請求項1記載の多重化回路。

【請求項3】 前記リセット手段が、データ入力端子に前記第1のクロックがクロック入力端子に前記第4のクロックがそれぞれ供給された第1のフリップフロップと、

データ入力端子に前記第1のフリップフロップの正相出力がクロック入力端子に前記第4のクロックがそれぞれ供給された第2のフリップフロップと、

前記第2のフリップフロップの出力と前記第1のフリッ 器6と、端局装置の下位の通信装置から供給される通信 プフロップの逆相出力との否定論理積演算を行なう論理 データを光伝送用の4チャネルの低速データD1~D4 回路とを備えることを特徴とする請求項1記載の多重化 50 に変換する低速データ変換回路3と、低速データ変換回

回路。

【請求項4】 前記リセット手段が、前記第1のクロックでトリガされ容量値および抵抗値で決る時定数によりリセット時間を制御する単安定マルチバイブレータを備えることを特徴とする請求項1記載の多重化回路。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は多重化回路に関し、特に 光通信端局の多重化回路に関する。

[0002]

【従来の技術】光ファイバを伝送媒体とする光ファイバ 伝送方式(以下光通信)は、その広帯域性に基く本質的 な高速性および大容量性と、光ファイバや光素子技術の 進歩により、近年、益々発展しつつある。光通信は、大容量のデータを扱うので、比較的低速のデータを複数、 例えば8チャネル分多重化して1多重化チャネルとして データを伝送することが一般的である。したがって、光 通信端局における端局装置は、上記複数(N)チャネルのデータを多重化して1多重化チャネルのデータを生成するN/1多重化器を基本的な構成要素としている。 このN/1多重化器は、基本的には並直列変換回路であり、Nチャネルの低速データに対する1多重化チャネルの高速データはビットレートでN倍であり、同様に、上記低速データ対応の低速クロックに対する上記高速データ対応の高速クロックの周波数もN倍となる関係がある。

【0003】外部から入力するこれらNチャネルの低速 データは上記多重化器内部における多重化処理用の高速 /低速クロックに対して非同期である。 両者間の同期の ため、従来は、例えば、1992年に米国で発行された 「アイ・イー・イー・イー1992年カスタム集積回路 コンファレンス (IEEE CUSTOM INTEG RATEDCIRCUITS CONFERENCE) 第29.4.1~29.4.4頁所載の論文「10Gb **/S** シリコン・バイポーラ・8:1・マルチプレクサ ·アンド・1:8・デマルチプレクサ(10Gb/S SiliconBipolar Multiplexe r and Demultiplexer)」に記載さ れているように、上記高速クロックを分周した多重化処 理用低速クロックの位相を可変位相シフタにより調整し てデータの位相同期用の低速クロックである位相同期ク ロックを生成し、この位相同期クロックを用いて上記低 速データの位相同期を行なっていた。

【0004】従来のこの種の多重化回路の構成をブロックで示す図5を参照すると、この図に示す従来の多重化回路は4チャネルの低速データD1~D4を多重化し1チャネルの多重化データDOを生成する4:1の多重化器6と、端局装置の下位の通信装置から供給される通信データを光伝送用の4チャネルの低速データD1~D4に変換する低速データ変換回路3と、低速データ変換回

路3から供給される低速クロックCLの位相を基準として多重化器6から供給される位相シフト4分周クロックCOの位相同期をとり高速クロックCHを出力する位相ロックループ(PLL)7と、高速クロックCHの位相を調整し位相シフト高速クロックCVを出力する位相シフタ5とを備える。

【0006】低速データ変換回路3は上記通信データを低速データD1~D4に変換するデータ変換部31と、低速クロックCLを発生するクロック源32とを備える。

【0007】多重回路11の構成を示す図7を参照すると、多重回路11はクロックCYを用いて各々2チャネル分の入力データを並直列変換し1チャネルに多重化する2つの2:1の多重回路111,112と、クロックCXを用いて多重回路111,112の出力をさらに1チャネルに多重化し多重化データDPを出力する2:1の多重回路113とを備える。多重回路111は信号f11,f13の供給を受けデータk13を出力し、多重回路112はデータf12,f14の供給を受けデータk24を出力する。同様に、多重回路113はデータk13,k24の供給に応じてデータDPを出力する。

【0008】PLL7の構成を示す図7を参照すると、 このPLL7は低速クロックCLと反転4分周クロック COとの位相比較をし誤差信号を出力する位相比較器7 1と、この誤差信号の供給を受け平滑化して直流の誤差 40 電圧に変換する低域フィルタ72と、上記誤差電圧により周波数が制御される高速クロックCHを出力する電圧 制御発振器(VCO)73とを備える。

【0009】次に、図5、図6、および図7を参照して 従来の多重化回路の動作について説明すると、低速デー タ変換回路3は、端局装置の下位の通信装置から供給される通信データをクロックCLに同期した低速データD 1~D8に変換し、多重器6に供給する。一方、PLL 7は位相比較器71でクロックCLを基準として反転4 分周クロックCOの位相比較をしその比較結果の誤差信 50 4

号を低域フィルタ72で平滑化した誤差電圧によりVCO73を制御し、低速クロックCLと同期した4倍の周波数の高速クロックCHを出力する。クロックCOはクロックCHを4分周したものであるから、クロックCLとクロックCOとは位相同期がとれた状態で安定化する。なお、この同期用としてクロックCZを180°位相シフトした反転4分周クロックCOを用いる理由は、各フリップフロップF11~F14に入力する低速データD1~D4とラッチ用のクロックCYとの位相関係を最適化するためである。

【0010】クロックCL、COの同期状態におけるタイムチャートを示す図8を併せて参照すると、低速データD1~D4のクロス点と低速クロックCLの立上がりとが同一となる位相(同相)で出力され、同時に、クロックCOが同相の同一周波数で、クロックCYはそれぞれ同相の4倍、2倍の周波数で、クロックCYは逆相の同一周波数でそれぞれ出力される。

【0011】多重器6の並直列変換動作のタイムチャー トを示す図9を併せて参照すると、低速データD1. D 3はフリップフロップF11、F13にて4分周クロッ クCYによりそれぞれラッチされデータf11.f13 として保持される。多重回路111はデータf11. f 13の供給を受けクロックCYの"H"レベルの間デー タf 11を、"L"レベルの間データf 13をそれぞれ 出力するデータk13を生ずる。同様に多重回路112 はデータ f 12. f 14の供給を受けクロックCYの" H"レベルの間データ f 12を、"L"レベルの間デー タf14をそれぞれ出力するデータk24を生ずする。 次に、多重回路113はこれらデータk13, k24の 供給を受け、クロックCXにより同様の並直列変換を行 30 ないデータDPを出力する。このデータDPは、低速デ ータD1~D4を4:1の並直列変換した高速データで ある。フリップフロップ14はこのデータDPをラッチ し、クロックCHを位相シフタ5により位相調整して生 成したクロックCVによりタイミング調整を行い、バッ ファ15を経由してデータDOとして出力する。

[0012]

【発明が解決しようとする課題】上述した従来の多重化回路は、4:1多重回路内で4つの低速データ同期用の低速クロックと高速クロックを4分周して生成する4分周クロックとの同期をPLLを用いて行っているが、PLLの主要構成要素であるVCOが高価であり、また、高周波帯ではモノリシック化が困難であるという欠点があった。さらに、上記4分周クロックの位相調整が必要であるという欠点があった。

[0013]

【課題を解決するための手段】本発明の多重化回路は、 予め定めた周期の第1のクロックを発生するクロック源 と、前記第1のクロックに同期して2のN乗チャネルの 低速データを供給する低速データ変換回路と、前記第1

のクロックに同期して各々の前記低速データをラッチす る2のN乗個のデータラッチ手段と、前記第1のクロッ クと同一周波数の第2のクロックおよび前記第1のクロ ックの2の1乗~2のN乗倍の各々の周波数のクロック 信号から成るN-1個の第3のクロックを用いて2のN 乗個の前記データラッチ手段の各々の出力データを並直 列変換し2のN乗:1の多重化を行なう2のN乗:1多 重化手段とを備え、並列に供給される前記2のN乗チャ ネルの低速データを1チャネルの直列の高速データに並 直列変換して2のN乗:1の多重化を行なう多重化回路 10 において、前記第1のクロックを2のN乗逓倍して第4 のクロックを発生する逓倍手段を備え、前記2のN乗: 1多重化手段がリセットパルスによりリセットされ前記 第4のクロックを順次2分周し各々前記第3のクロック の各々および前記第2のクロックを生成する縦続接続さ れたN段の2分周回路と、前記第1のクロックの立上が り以後の前記第4のクロックの立上がりに同期して予め 定めたパルス幅の前記リセットパルスを発生するリセッ ト手段とを備えて構成されている。

[0014]

【実施例】次に、本発明の実施例を図5と共通の構成要素には共通の参照文字/数字を付して同様にブロックで示す図1を参照すると、この図に示す本実施例の多重化回路は、従来の多重器6に代り同様に4チャネルの低速データD1~D4を多重化し1チャネルの多重化データDOを生成する4:1の多重器1と、従来と同様の低速データ変換回路3と、位相シフタ5とに加えて、低速クロックCLを4 逓倍し高速クロックCHを発生する逓倍器4とを備える。

【0015】多重器1は、従来の多重器6と同様のフリ ップフロップF11~F14と、多重回路11と、フリ ップフロップ14と、バッファ15とに加えて、フリッ プフロップF13、F14の各々のデータをクロックC Lで再度ラッチしデータf13, f14をそれぞれ出力 するフリップフロップF23,F24と、従来のカウン タ16、17の代りにリセット信号Rによりリセットさ れ高速クロックCHの供給に応答して2分周クロックC Xを、クロックCXを2分周し4分周クロックCYをそ れぞれ出力するカウンタ20、21と、クロックCL、 CHの供給に応答してリセットパルスRをカウンタ2 0, 21 に供給するリセット回路23と、クロックCH を反転しクロックICHを、クロックCYを反転しクロ ックICYを、クロックCLを反転しクロックICLを それぞれ出力するインバータ [11], [12, [13] を備える。

【0016】通倍器4は図2に示す2通倍器を2段縦続接続して4通倍器を構成する。図2を参照すると、上記2通倍器は供給されたクロックCLの高周波成分を除去する低域フィルタ41と、低域フィルタ41の出力を全波整流する全波整流回路42と、全波整流回路42の出

力を正相入力に基準電圧VRが逆相入力にそれぞれ供給 されるコンパレータ43とを備える。

【0017】図3を参照すると、リセット回路22はデータ端子DにクロックCLがクロック端子CにクロックICHがそれぞれ供給され出力端子Q、バーQからそれぞれ信号s、tが出力されるフリップフロップ221と、データ端子Dに信号sがクロック端子CにクロックICHがそれぞれ供給され出力端子Qから信号uが出力されるフリップフロップ222と、信号t、sの否定論理積演算を行ないリセットバルスRを出力するNANDゲート223とを備える。

【0018】次に、図1、図2および図3を参照して本 実施例の多重化回路の動作について説明すると、クロッ ク源32からの低速クロックCLは従来例と同様にデー タ変換部31に供給されるとともに、多重器1のリセッ ト回路22とインバータ 113、および逓倍器4 にそれ ぞれ供給される。上述のように、2逓倍器の2段縦続接 続から成る逓倍器4はクロックCLを4逓倍し、高速ク ロックCHを発生する。上記2逓倍器は低域フィルタ4 1を経由した入力信号を全波整流回路42で全波整流 し、との入力信号の振幅波形の負電位側を正電位側に折 返すことによりこの波形のピークの数が2倍となる全波 整流信号をコンパレータ43に供給する。コンパレータ 43は、この全波整流信号のレベルを基準電圧VRをし きい値として"H", "L"を判定し、上記入力信号の 2倍の周波数の出力信号を発生する。クロックCHはイ ンバータ I 1 1 と位相シフタ5 とに供給される。クロッ クCHをインバータI11で反転したクロックICHは カウンタ20とリセット回路22とに供給される。

【0019】多重器1の入力データD1~D4とクロッ クCL. ICH, CX, CY, ICY, リセットパルス R、信号s、t、uの各々の位相関係を示すタイムチャ ートである図4を併せて参照すると、低速データD1~ D4は各々のクロス点と低速クロックCLの立上がりと が同一となる位相(同相)で出力される。リセット回路 22のフリップフロップ221はクロックCL, ICH の供給に応答しクロックICHの立上りにおいて互いに 逆相の信号s, tを出力する。また、信号sとクロック ICHの供給に応答しフリップフロップ222は信号u 40 を出力し、NANDゲート223はこれら信号t, uの 否定論理積出力であるリセットパルスRを出力する。と のリセットパルスRの" H" レベルの間カウンタ20. 21がリセット状態となり、それぞれからのクロックC X. CYが"L"レベルに固定される。リセットパルス Rが"し"レベルとなるとリセット解除状態となり、カ ウンタ20.21が分周動作を再開し、クロックCX, CYの供給が開始される。リセットパルスRは、クロッ クCLの立上がり後のクロックICHの立上がりの位相 で生じるため、クロックCLとクロックCX、CYとの 位相差αは常に一定の値となり、したがって、これらク

ロックCLとクロックCX、CYとは位相同期状態とな る。

【0020】一方、本実施例の多重器1の一般的な動作 は従来の多重器6と同様であり、後述の本発明に直接間 連するもの以外は冗長とならないよう説明を省略する。

【0021】多重回路11の多重回路111、112に 供給されるクロック I CYのデータf 11~f14のク ロス点との位相差αにより、クロックCLの"L"レベ ルの間に供給されるデータf13、f14にデータの変 化点が含まれないように、フリップフロップF23, F 10 24はクロックCLの" H" レベルの間に供給されるデ ータf11、f12に対してクロックCLの半周期分遅 延させる。

【0022】以上、本発明の実施例を説明したが、本発 明は上記実施例に限られることなく種々の変形が可能で ある。例えば、リセット回路の2つのフリップフロップ の代りに、低速クロックでトリガされるモノステブルマ ルチバイブレータを用い、容量値および抵抗値で決る時 定数によりリセット時間を制御することも、本発明の主 旨を逸脱しない限り適用できることは勿論である。 [0023]

【発明の効果】以上説明したように、本発明の多重化回 路は、低速クロックを2のN乗逓倍して高速クロックを 発生する逓倍手段を備え、2のN乗:1多重化手段がリ セットパルスによりリセットされ上記高速クロックを順 次2分周し第3のクロックの各々および第2のクロック を生成する縦続接続されたN個の2分周回路と、上記低 速クロックの立上がり以後の上記高速クロックの立上が りに同期した上記リセットパルスを発生するリセット手 段とを備えるので、高価なVCOを用いる位相同期用の 30 41,72 PLL回路は不要となりモノリシック化も容易となると いう効果がある。さらに、従来必要であった上記2のN 乗:1多重化手段の位相調整箇所が削減できるという効 果がある。

【図面の簡単な説明】

【図1】本発明の多重化回路の一実施例を示すブロック*

*図である。

【図2】図1の逓倍回路の構成を示すブロック図であ る。

【図3】図1のリセット回路の構成を示すブロック図で ある。

【図4】本実施例の多重化回路におけるクロックの位相 関係を示すタイムチャートである。

【図5】従来の多重化回路の一例を示すブロック図であ

【図6】多重回路の構成を示すブロック図である。

【図7】図5のPLLの構成を示すブロック図である。

【図8】従来の多重化回路におけるクロックの位相関係 を示すタイムチャートである。

【図9】従来の多重化回路における動作の一例を示すタ イムチャートである。

【符号の説明】

1.6 多重器

低速データ変換回路

4 逓倍器

20 5, 24 位相シフタ

PLL

11, 111, 112, 113 多重回路

14, 221, 222, F11~F14, F23, F2

4 フリップフロップ

15.25 バッファ

16~18, 20, 21 カウンタ

22 リセット回路

3 1 データ変換部

クロック源 32

低域フィルタ

42 全波整流回路

43 コンパレータ


7 1 位相比較器

73 VCO


223 NANDゲート


 $111 \sim 113$ インバータ


【図2】




【図1】







【図5】



【図9】

